ᱦᱟᱭ-ᱥᱯᱤᱰ FPGAs ᱨᱮ ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱨᱮᱭᱟᱜ ᱮᱯᱞᱤᱠᱮᱥᱚᱱ

ᱦᱟᱭ-ᱥᱯᱤᱰ FPGAs ᱨᱮ ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱨᱮᱭᱟᱜ ᱮᱯᱞᱤᱠᱮᱥᱚᱱ

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱨᱮ ᱟᱹᱰᱤ ᱞᱟᱹᱠᱛᱤᱭᱟᱱ ᱮᱯᱞᱤᱠᱮᱥᱚᱱ ᱢᱮᱱᱟᱜᱼᱟ ᱵᱟᱹᱲᱛᱤ - ᱥᱯᱤᱰ FPGA ᱰᱤᱡᱟᱭᱤᱱ ᱨᱮ, ᱠᱷᱟᱥ ᱠᱟᱭᱛᱮ ᱥᱤᱥᱴᱚᱢ ᱨᱮ ᱡᱟᱦᱟᱸ ᱨᱮ ᱜᱷᱚᱰᱤ ᱴᱷᱤᱠ, ᱮᱱᱴᱤ - ᱛᱟᱲᱟᱢ ᱫᱟᱲᱮ, ᱟᱨ ᱥᱤᱜᱽᱱᱟᱞ ᱤᱱᱴᱮᱜᱽᱨᱤᱴᱤ, ᱡᱮᱞᱠᱟ:

ᱦᱟᱭ-ᱥᱯᱤᱰ ᱥᱤᱨᱤᱭᱟᱞ ᱤᱱᱴᱟᱨᱯᱷᱮᱥ (ᱯᱤᱥᱤᱟᱭᱤ, ᱮᱥᱯᱷᱤ+/ᱠᱭᱩᱮᱥᱯᱤ, ᱑᱐ᱡᱤ ᱤᱛᱷᱟᱨᱱᱮᱴ, ᱰᱤᱰᱤᱟᱨ᱔/ᱰᱤᱰᱤᱟᱨ᱕)

ᱢᱟᱞᱴᱤ-ᱪᱮᱱᱮᱞ ᱰᱟᱴᱟ ᱟᱨᱡᱟᱣ ᱥᱤᱥᱴᱚᱢ

ᱵᱟᱹᱲᱛᱤ-ᱥᱯᱤᱰ ᱠᱚᱢᱭᱩᱱᱤᱠᱮᱥᱚᱱ ᱥᱤᱥᱴᱚᱢ (ᱥᱮᱨᱰᱮᱥ)

ᱥᱩᱦᱤ ᱥᱤᱱᱠᱨᱚᱱᱟᱭᱡᱮᱥᱚᱱ ᱥᱤᱥᱴᱚᱢ (ᱚᱠᱛᱚ ᱥᱴᱟᱢᱯᱤᱝ, ᱮᱰᱤᱥᱤ/ᱰᱤᱮᱥᱤ ᱰᱨᱟᱭᱣᱤᱝ)

ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱫᱚ ᱪᱮᱫ ᱠᱟᱱᱟ?

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱫᱚ ᱢᱤᱫ ᱠᱟᱹᱢᱤᱭᱟᱹ ᱠᱨᱤᱥᱴᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱠᱟᱱᱟ ᱡᱟᱦᱟᱸ ᱫᱚ ᱵᱷᱮᱜᱟᱨ ᱥᱤᱜᱽᱱᱟᱞ (ᱡᱮᱞᱮᱠᱟ LVDS, LVPECL, HCSL) ᱮ ᱚᱰᱚᱠᱟ, ᱚᱱᱟ ᱫᱚ ᱵᱟᱨ ᱜᱷᱚᱴᱚᱱ ᱥᱤᱜᱽᱱᱟᱞ (CLK+ ᱟᱨ CLK−) ᱮ ᱚᱰᱚᱠᱟ᱾ ᱱᱚᱣᱟ ᱫᱚ ᱥᱮᱫᱽᱨᱟ ᱮᱠᱟᱞ {{᱒}} ᱢᱩᱪᱟᱹᱫ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱠᱷᱚᱱ ᱵᱷᱮᱜᱟᱨ ᱜᱮᱭᱟ (ᱡᱮᱞᱠᱟ, ᱥᱤ ᱮᱢ ᱳ ᱮᱥ {{᱕}} ᱟᱩᱴᱯᱩᱴ ᱚᱥᱤᱞᱮᱴᱚᱨ)᱾

ᱵᱷᱮᱜᱟᱨ ᱥᱤᱜᱽᱱᱟᱞ ᱠᱚ ᱨᱮᱭᱟᱜ ᱵᱷᱟᱹᱜᱤ ᱠᱚᱺ

ᱦᱟᱭ-ᱥᱯᱤᱰ FPGAs ᱨᱮ ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱨᱮᱭᱟᱜ ᱮᱯᱞᱤᱠᱮᱥᱚᱱ

ᱦᱟᱭ-ᱥᱯᱤᱰ ᱤᱱᱴᱟᱨᱯᱷᱮᱥ ᱞᱟᱹᱜᱤᱫ ᱨᱮᱯᱷᱮᱨᱮᱱᱥ ᱜᱷᱚᱰᱤ ᱞᱮᱠᱟᱛᱮ ᱠᱟᱹᱢᱤ ᱮᱫᱟᱭ

ᱦᱟᱭ-ᱥᱯᱤᱰ ᱤᱱᱴᱟᱨᱯᱷᱮᱥ ᱡᱮᱞᱠᱟ PCIe, 10G/25G ᱤᱛᱷᱟᱨᱱᱮᱴ, ᱟᱨ SATA ᱫᱚ ᱵᱷᱮᱜᱟᱨ ᱥᱟᱠᱟᱢ ᱜᱷᱚᱰᱤ ᱠᱚ ᱵᱮᱵᱷᱟᱨ ᱞᱟᱹᱠᱛᱤᱭᱟ;

100 MHz ᱵᱟᱝᱠᱷᱟᱱ 156.25 MHz ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ (ᱡᱮᱞᱠᱟ, HCSL/LVDS ᱟᱩᱴᱯᱩᱴ) ᱫᱚ ᱡᱟᱣᱞᱮᱠᱟ ᱵᱮᱵᱷᱟᱨᱚᱜ ᱠᱟᱱᱟ;

ᱦᱟᱭ-ᱥᱯᱤᱰ ᱴᱨᱟᱱᱥᱤᱵᱷᱟᱨ ᱢᱳᱰᱩᱞ (ᱴᱨᱟᱱᱥᱤᱵᱷᱟᱨ) ᱡᱮᱞᱠᱟ GTX/GTH/GTP FPGAs ᱵᱷᱤᱛᱨᱭ ᱨᱮ ᱱᱚᱶᱟ ᱵᱷᱮᱜᱟᱨ ᱥᱟᱠᱟᱢ ᱜᱷᱚᱰᱤ ᱠᱚ ᱞᱟᱹᱠᱛᱤᱭᱟ᱾

ᱥᱟᱫᱷᱟᱨᱚᱱ ᱡᱚᱯᱲᱟᱣ:

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ → FPGA GTREFCLK0/1 (ᱪᱮᱛᱟᱱ-ᱥᱯᱤᱰ ᱴᱨᱟᱱᱥᱤᱵᱷᱟᱨ ᱨᱮᱯᱷᱮᱨᱮᱱᱥ ᱜᱷᱚᱰᱤ ᱯᱤᱱ)

ᱜᱷᱚᱰᱤ ᱫᱟᱨᱮ ᱨᱮᱭᱟᱜ ᱢᱩᱲᱩᱫ ᱜᱷᱚᱰᱤ ᱥᱚᱨᱥ

ᱢᱟᱞᱴᱤ-ᱪᱮᱱᱮᱞ ᱦᱟᱭ-ᱥᱯᱤᱰ ᱥᱤᱥᱴᱚᱢ ᱨᱮ, ᱢᱤᱫ ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱢᱤᱫ ᱜᱷᱚᱰᱤ ᱦᱟᱴᱤᱱᱜ ᱪᱤᱯ ᱪᱟᱹᱞᱩᱭᱟᱭ (ᱡᱮᱞᱠᱟ, SI5341/AD9528), ᱚᱱᱟ ᱛᱟᱭᱚᱢ ᱢᱟᱞᱴᱤ ᱥᱤᱱᱠᱨᱚᱱᱟᱭᱤᱡᱽ ᱜᱷᱚᱰᱤ ᱠᱚ ᱟᱩᱴᱯᱩᱴ ᱮᱫᱟ;

ᱢᱟᱞᱴᱤ-ADC, DAC, ᱟᱨ FPGA ᱡᱚᱜᱟᱡᱩᱜᱽ ᱨᱮ ᱜᱷᱚᱰᱤ ᱞᱟᱹᱭᱤᱱᱢᱮᱱᱴ ᱞᱟᱹᱜᱤᱫ ᱵᱮᱥ ᱜᱮᱭᱟ᱾

ᱥᱴᱨᱟᱠᱪᱟᱨ ᱰᱟᱭᱜᱽᱨᱟᱢ:

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ → ᱜᱷᱚᱰᱤ ᱵᱮᱵᱮᱥᱛᱟ ᱪᱤᱯ (ᱡᱮᱞᱠᱟ, ᱯᱤ ᱮᱞ ᱮᱞ/ ᱯᱷᱮᱱᱟᱣᱩᱴ ᱵᱟᱯᱷᱟᱨ)

↓

ᱵᱟᱹᱲᱛᱤ ᱥᱤᱱᱠᱨᱚᱱᱟᱭᱤᱡᱽᱰ ᱜᱷᱚᱰᱤ ᱠᱚ → FPGA/ADC/DAC

ᱰᱨᱟᱭᱵᱷᱤᱝ FPGA ᱤᱱᱴᱚᱨᱱᱟᱞ PLL/MMCM

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱫᱚ ᱩᱰᱤ - ᱜᱩᱱᱟᱱ ᱜᱷᱚᱴᱚᱱ ᱤᱱᱯᱩᱴ ᱮᱢ ᱫᱟᱲᱮᱭᱟᱜ-ᱟ (ᱡᱮᱞᱮᱠᱟ, IBUFDS ᱤᱱᱴᱟᱨᱯᱷᱮᱥ ᱦᱚᱛᱮᱛᱮ FPGA ᱨᱮ ᱵᱚᱞᱚᱱ), ᱟᱨ ᱵᱷᱤᱛᱨᱤ PLL/MMCM ᱫᱚ ᱥᱟᱱᱟᱢ ᱥᱤᱥᱴᱚᱢ ᱢᱩᱰᱟᱞ ᱞᱟᱹᱜᱤᱫ ᱜᱷᱚᱴᱚᱱ ᱟᱩᱴᱯᱩᱴ ᱮᱢ ᱫᱟᱲᱮᱭᱟᱜ-ᱟ; ᱱᱚᱣᱟ ᱫᱚ ᱜᱷᱚᱰᱤ ᱜᱩᱱ ᱥᱩᱫᱷᱨᱟᱹᱣ ᱟᱨ ᱡᱚᱛᱚ ᱥᱤᱥᱴᱚᱢ ᱜᱷᱚᱰᱤ ᱡᱤᱴᱟᱨ ᱠᱚᱢᱟᱭ ᱾

ᱥᱟᱫᱷᱟᱨᱚᱱ ᱵᱷᱮᱜᱟᱨ ᱟᱩᱴᱯᱩᱴ ᱞᱮᱠᱟᱱ ᱟᱨ FPGA ᱠᱚᱢᱯᱮᱴᱤᱵᱤᱞᱤᱴᱤ

✔ ᱱᱚᱣᱟ ᱫᱚ ᱢᱤᱫ ᱢᱮᱪ ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱟᱩᱴᱯᱩᱴ ᱞᱮᱠᱟᱱ ᱵᱮᱵᱷᱟᱨ ᱞᱟᱹᱜᱤᱫ ᱢᱮᱛᱟᱜ ᱠᱟᱱᱟ ᱡᱮᱞᱠᱟ FPGA ᱵᱮᱱᱟᱣ ᱠᱚᱣᱟᱜ ᱢᱮᱛᱟᱜ ᱠᱟᱱᱟ ᱾

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱵᱟᱪᱷᱟᱣ ᱞᱟᱹᱜᱤᱫ ᱥᱚᱞᱦᱟ

ᱯᱨᱚᱴᱚᱠᱚᱞ - ᱥᱚᱞᱦᱟ ᱟᱠᱟᱱ ᱯᱷᱨᱤᱠᱩᱣᱮᱱᱥᱤ ᱠᱚ ᱯᱩᱭᱞᱩ ᱢᱮ:

ᱯᱤᱥᱤᱟᱭᱤ: ᱑᱐᱐ ᱢᱮᱦᱡᱽᱰ;

ᱮᱥᱮᱯᱤ+/᱑᱐ᱡᱤ ᱤᱛᱷᱟᱨᱱᱮᱴ: ᱑᱕᱖.᱒᱕ ᱢᱮᱦᱡᱽᱰ;

᱒᱕ᱡᱤ/᱔᱐ᱡᱤ ᱤᱛᱷᱟᱨᱱᱮᱴ: ᱓᱑᱒.᱕ ᱢᱮᱦᱡᱽᱰ;

ᱡᱮᱭᱮᱥᱰᱤ᱒᱐᱔ᱵᱤ/ᱥᱤ: ᱒᱕᱐ ᱢᱮᱜᱽᱦᱮᱡᱽ, ᱓᱑᱒.᱕ ᱢᱮᱜᱽᱦᱮᱡᱽ, ᱖᱒᱕ ᱢᱮᱜᱽᱦᱮᱡᱽ, ᱮᱢᱟᱱ᱾

ᱚᱯᱷᱤᱥᱤᱭᱟᱞ FPGA ᱰᱚᱠᱭᱩᱢᱮᱱᱴᱮᱥᱚᱱ ᱨᱮ ᱥᱚᱞᱦᱟ ᱟᱠᱟᱱ ᱜᱷᱚᱰᱤ ᱯᱟᱥᱱᱟᱣ ᱧᱮᱞ ᱢᱮ;

ᱠᱚᱢ ᱡᱤᱴᱟᱨ ᱫᱚ ᱟᱹᱰᱤ ᱞᱟᱹᱠᱛᱤᱭᱟᱱᱟᱜ ᱠᱟᱱᱟᱺ

ᱟᱨ ᱮᱢ ᱮᱥ ᱡᱤᱴᱟᱨ < ᱐.᱕ ᱯᱤ ᱮᱥ (ᱪᱮᱛᱟᱱ {{᱑}} ᱥᱯᱤᱰ ᱤᱱᱴᱟᱨᱯᱷᱮᱥ ᱞᱟᱹᱜᱤᱫ ᱞᱟᱹᱠᱛᱤᱭᱟᱱᱟ);

ᱯᱤᱥᱤᱟᱭᱤ, ᱡᱮᱭᱮᱥᱰᱤ᱒᱐᱔ᱥᱤ, ᱟᱨ ᱑᱐ᱡᱤ/᱒᱕ᱡᱤ ᱤᱛᱷᱟᱨᱱᱮᱴ ᱞᱟᱹᱜᱤᱫ ᱵᱤᱥᱛᱤ ᱞᱟᱹᱠᱛᱤᱭᱟᱱᱟᱜ ᱠᱟᱱᱟ ᱾

ᱦᱟᱭ-ᱥᱯᱤᱰ FPGAs ᱨᱮ ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱨᱮᱭᱟᱜ ᱥᱟᱫᱷᱟᱨᱚᱱ ᱯᱷᱨᱤᱠᱩᱣᱮᱱᱥᱤ

✔ ᱠᱷᱟᱥ ᱢᱚᱰᱮᱞ ᱠᱚ ᱞᱟᱹᱜᱤᱫ, ᱦᱟᱝᱡᱤᱝ ᱟᱹᱠᱷᱨᱤᱧ ᱥᱮ ᱛᱟᱠᱱᱤᱠᱤ ᱤᱧᱡᱤᱱᱤᱭᱟᱨ ᱠᱚ ᱥᱟᱶ ᱡᱚᱯᱚᱲᱟᱣ ᱞᱟᱹᱜᱤᱫ ᱢᱤᱫ ᱢᱮᱥᱟ ᱵᱷᱮᱜᱟᱨ ᱟᱩᱴᱯᱩᱴ ᱞᱮᱠᱟᱱ ᱥᱚᱞᱦᱟ ᱞᱟᱹᱜᱤᱫ ᱥᱚᱞᱦᱟ ᱢᱮᱱᱟᱜᱼᱟ᱾

ᱥᱟᱨᱟᱱᱜᱦᱚ

ᱵᱷᱮᱜᱟᱨ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱫᱚ ᱱᱟᱦᱟᱜ ᱦᱟᱭ-ᱥᱯᱤᱰ FPGA ᱥᱤᱥᱴᱚᱢ ᱨᱮ ᱢᱤᱫ ᱥᱮᱬᱟ ᱜᱷᱚᱴᱚᱱ ᱠᱟᱱᱟ ᱟᱨ ᱥᱤᱥᱴᱚᱨ ᱨᱮᱭᱟᱜ ᱦᱟᱭ-ᱥᱯᱤᱰ ᱡᱚᱜᱟᱡᱩᱜᱽ ᱟᱨ ᱥᱤᱱᱠᱨᱚᱱᱟᱭᱡᱮᱥᱚᱱ ᱠᱟᱹᱢᱤ ᱠᱚ ᱥᱟᱹᱛᱤᱭᱟᱹᱣ ᱞᱟᱹᱜᱤᱫ ᱢᱩᱲᱩᱫ ᱥᱟᱫᱷᱚᱱ ᱠᱟᱱᱟ᱾

ᱡᱩᱫᱤ ᱟᱢ ᱴᱷᱮᱱ ᱢᱤᱫ ᱠᱷᱟᱥ FPGA ᱢᱚᱰᱮᱞ (ᱡᱮᱞᱠᱟ Xilinx Zynq Ultrascale+, Intel Stratix 10), ᱰᱤᱯᱷᱮᱨᱮᱱᱥᱤᱭᱟᱞ ᱚᱥᱤᱞᱮᱴᱚᱨ ᱢᱚᱰᱮᱞ, ᱥᱮ ᱡᱚᱜᱟᱡᱩᱜᱽ ᱤᱱᱴᱟᱨᱯᱷᱮᱥ ᱞᱟᱹᱠᱛᱤ (ᱡᱮᱞᱠᱟ PCIe Gen3/SFP+) ᱢᱮᱱᱟᱜ ᱠᱷᱟᱱ, ᱥᱩᱡᱩ ᱦᱟᱝᱡᱤᱝ ᱟᱢ ᱡᱚᱛᱚ ᱠᱷᱚᱱ ᱵᱮᱥ ᱜᱷᱚᱴᱚᱱ ᱠᱚᱱᱯᱷᱤᱜᱟᱨᱮᱥᱚᱱ ᱥᱠᱤᱢ ᱟᱨ ᱰᱤᱡᱟᱭᱤᱱ ᱥᱚᱞᱦᱟ ᱞᱟᱹᱜᱤᱫ ᱜᱚᱲᱚ ᱫᱟᱲᱮᱭᱟᱢᱟ᱾